FPGA 架构

FPGA基础结构由一下四部分构成
.Look Up Table(LUT) :执行逻辑操作
.Flip-Flop(FF):存储LUT计算结果
.Wires:连接线
.Input/Output(I/O)pads:输入输出接口

如下所示：

由这些基础的可配置逻辑单元(Configurable Logic Block,CLB)，可以实现任何算法。但是从实现效率，资源消耗和可实现的时钟频率上来说，会有一些限制。
因此，如今先进的FPGA框架又加入了一些新的计算和存储结构，分别是：
• Embedded memories for distributed data storage
• Phase-locked loops (PLLs) for driving the FPGA fabric at different clock rates
• High-speed serial transceivers
• Off-chip memory controllers
• Multiply-accumulate blocks